含有奇数个1，且无相同列。

(2)总的1的个数少，所以校验位、伴随式生成表达式中的半加项数少，从而生成逻辑所需的半加器少，可以节约器材、降低成本和提高可靠性。

(3)每行中1的个数尽量相等或接近某个平均值，这种决定生成逻辑及其级数的一致性，不仅译码速度快，同时线路匀称。

应用中采用(13，8，4)最佳奇权码，数据码为(d7 d6 d5 d4 d3 d2 d1 d0)，校验码为(c4 c3 c2 c1 c0)，P矩阵和编码规则分别为：

译码时把数据再次编码所得到的新校验位与原校验位模2加，便得到伴随式S，由其可判别错误类型：
1)若S＝0，则认为没有错误；

(2)若S≠0，且S含有奇数个1，则认为产生了单位错；若S≠0，且S含有偶数个1，则认为产生了2位错。

因此，错误图样S＝［s 0 　s 1 　s 2 　s 3 　s 4 ］与产生的错误一一对应，从而实现纠一检二功能。

2　存储器容错芯片设计实现

2．1　存储器设计实现方案

(1)备份行(或列)方案

这种方案是在存储芯片的设计与制造过程中增加若干备份的行(或列)。在芯片测试时，若发现失效的行(或列)，则通过激光(或电学)的处理，用备份行(或列)去代替。此方法的优点是设计简单，管芯面积增加较少，电路速度没有损失。但是，他

上一页  [1] [2] [3] [4] [5] 下一页

 

本文内容由全球仪器仪表MRO网_捌零零http://www.80017.cn/ 提供！

注:如果你的电脑不可以直接下载,请右键点击以上文字或'免费下载'图标,然后选目标另存为,进行下载保存

(本文来源：全球仪器仪表MRO网_捌零零)

• 上一篇仪器仪表技术文章： 一种新型非易失性存储器的原理及应用
• 下一篇仪器仪表技术文章： IDT70V9289型高速同步双口SRAM的原理及应用