您现在的位置: 全球仪器仪表MRO网_捌零零 >> 技术天地 >> MRO技术文章 >> 正文
基于CPLD的容错存储器的设计实现
作者:全球MRO综合服务商    仪器仪表技术文章来源:全球MRO仪器仪表交易网    点击数:    更新时间:2006-10-11

整个错误的比例 增益G=4.6~9.3。通过CPLD来实现存储器的容错,大大缩短了设计开发周期,降低了成本,同时提高了系统的可靠性。

上一页  [1] [2] [3] [4] [5] 

 

本文内容由全球仪器仪表MRO网_捌零零http://www.80017.cn/ 提供!


注:如果你的电脑不可以直接下载,请右键点击以上文字或'免费下载'图标,然后选目标另存为,进行下载保存

(本文来源:全球仪器仪表MRO网_捌零零)